VG3617161ET Просмотр технического описания (PDF) - Vanguard International Semiconductor
Номер в каталоге
Компоненты Описание
Список матч
VG3617161ET Datasheet PDF : 69 Pages
| |||
VIS
Pin Configuration
VG3617161ET
1,048,576 x 16 - Bit
CMOS Synchronous Dynamic RAM
Pin Description
(VG3617161ET)
Pin Name
A0-A11
DQ0~DQ15
RAS
CAS
WE
VSS
VDD
VDD
DQ0
DQ1
VSSQ
DQ2
DQ3
VDDQ
DQ4
DQ5
VSSQ
DQ6
DQ7
VDDQ
LDQM
WE
CAS
RAS
CS
(BS)A11
A10
A0
A1
A2
A3
VDD
50-Pin Plastic TSOP(II)(400 mil)
1
50
VSS
2
49
DQ15
3
48
DQ14
4
47
VSSQ
5
46
DQ13
6
45
DQ12
7
44
VDDQ
8
43
DQ11
9
42
DQ10
10
41
VSSQ
11
40
DQ9
12
39
DQ8
13
38
VDDQ
14
37
NC
15
36
UDQM
16
35
CLK
17
34
CKE
18
33
NC
19
32
A9
20
31
A8
21
30
A7
22
29
A6
23
28
A5
24
27
A4
25
26
VSS
Function
Address inputs
- Row address A0-A10
- Column address A0-A7
A11: Bank select
Data-in/data-out
Row address strobe
Column address strobe
Write enable
Ground
Power
Pin Name
LDQM,
UDQM
Function
Lower DQ mask enable and
Upper DQ mask enable
CLK
CKE
CS
VDDQ
VSSQ
Clock input
Clock enable
Chip select
Supply voltage for DQ
Ground for DQ
Document:1G5-0189
Rev.1
Page 2
Share Link: 