CY7C1480BV33 Просмотр технического описания (PDF) - Cypress Semiconductor

Номер в каталоге

Компоненты Описание

Список матч

CY7C1480BV33

72-Mbit (2 M × 36/4 M × 18/1 M × 72) Pipelined Sync SRAM

Cypress Semiconductor 

CY7C1480BV33, CY7C1482BV33, CY7C1486BV33

Logic Block Diagram – CY7C1486BV33 (1 M × 72)

A 0, A1,A

MODE

ADV

CLK

ADSC

ADSP

BW H

BW G

BW F

BW E

BW D

BW C

BW B

BW A

BWE

GW

CE1

CE2

CE3

OE

ZZ

ADDRESS

REGISTER

A[1:0]

Q1

BINARY

COUNTER

CLR

Q0

DQ H, DQPH

WRITE DRIVER

DQ F, DQPF

WRITE DRIVER

DQ F, DQPF

WRITE DRIVER

DQ E, DQPE

WRITE DRIVER

DQ D, DQPD

WRITE DRIVER

DQ C, DQPC

WRITE DRIVER

DQ B, DQPB

WRITE DRIVER

DQ A, DQPA

WRITE DRIVER

ENABLE

REGISTER

PIPELINED

ENABLE

SLEEP

CONTROL

DQ H, DQPH

WRITE DRIVER

DQ G, DQPG

WRITE DRIVER

DQ F, DQPF

WRITE DRIVER

DBQYTEE, D“Qa”PE

WRITE DRIVER

DQ D, DQPD

WRITE DRIVER

DQ C, DQPC

WRITE DRIVER

DQ B, DQPB

WRITE DRIVER

DQ A, DQPA

WRITE DRIVER

MEMORY

ARRAY

SENSE

AMPS

OUTPUT

REGISTERS

OUTPUT

BUFFERS

E

INPUT

REGISTERS

DQs

DQP A

DQP B

DQP C

DQP D

DQP E

DQP F

DQP G

DQP H

Document Number: 001-15145 Rev. *F

Page 3 of 36

[+] Feedback

Share Link: