SL4029BDW Просмотр технического описания (PDF) - System Logic Semiconductor

Номер в каталоге

Компоненты Описание

Список матч

SL4029BDW

Presettable Up/Down Counter

System Logic Semiconductor 

SL4029B

TIMING DIAGRAM; binary mode; J1=HIGH; J2=LOW; BIN/DEC=HIGH

TIMING DIAGRAM; decade mode; J1=LOW; J4=LOW; BIN/DEC=LOW

SLS

System Logic

Semiconductor

Share Link: