MC9S12UF32 Просмотр технического описания (PDF) - Freescale Semiconductor
Номер в каталоге
Компоненты Описание
Список матч
MC9S12UF32 Datasheet PDF : 128 Pages
| |||
System on a Chip Guide — 9S12UF32DGV1/D V01.05
2.4.56 PU0 / CFWAIT / ATAIORDY — Port U I/O Pin 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
2.5 Detailed Signal Descriptions for 64-pin package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
2.5.1 EXTAL, XTAL — Oscillator Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
2.5.2 RESET — External Reset Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
2.5.3 TEST — Test Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
2.5.4 BKGD / TAGHI / MODC — Background Debug, Tag High & Mode Pin . . . . . . . . . .67
2.5.5 RPU — USB D+ pull up resistor termination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
2.5.6 RREF — External bias resistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
2.5.7 DPF - USB Full Speed D+ data line . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
2.5.8 DPH - USB High Speed D+ data line . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
2.5.9 DMF - USB Full Speed D- data line . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
2.5.10 DMH - USB High Speed D- data line . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
2.5.11 REF3V - 3.3V reference for external regulator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
2.5.12 PA[5:0] / ADDR[13:8] / DATA[13:8] / CFD[13:8] / ATAD[13:8] — Port A I/O Pins . . .68
2.5.13 PA[6] / ADDR[14] / DATA[14] / CFD[14] / ATAD[14] / MSBS— Port A I/O Pins . . . .68
2.5.14 PA[7] / ADDR[15] / DATA[15] / CFD[15] / ATAD[15] — Port A I/O Pins . . . . . . . . . .69
2.5.15 PB[7:0] / ADDR[7:0] / DATA[7:0]/ CFD[7:0] / ATAD[7:0] / IOC[7:0] — Port B I/O Pins .
69
2.5.16 PE7 / NOACC / CAF10— Port E I/O Pin 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
2.5.17 PE6 / MODB / IPIPE1 / CFA9 — Port E I/O Pin 6 . . . . . . . . . . . . . . . . . . . . . . . . . . .69
2.5.18 PE5 / MODA / IPIPE0 / CFA8 — Port E I/O Pin 5 . . . . . . . . . . . . . . . . . . . . . . . . . . .69
2.5.19 PE4 / ECLK— Port E I/O Pin 4 / E-Clock Output . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
2.5.20 PE3 / LSTRB / TAGLO / CFA3 — Port E I/O Pin 3 / Low-Byte Strobe (LSTRB) . . . .70
2.5.21 PE2 / R/W — Port E I/O Pin 2 / Read/Write. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
2.5.22 PE0 / XIRQ — Port E input Pin 0 / Non Maskable Interrupt Pin . . . . . . . . . . . . . . . .70
2.5.23 PJ2 / ATACS1 / SWP / CFCE2 / ROMCTL - Port J I/O Pin 2 . . . . . . . . . . . . . . . . . .70
2.5.24 PJ1 / ATACS0 / SCLE / CFCE1 - Port J I/O Pin 1 . . . . . . . . . . . . . . . . . . . . . . . . . . .71
2.5.25 PJ0 / ATAIOWR / SALE / CFIOWR - Port J I/O Pin 0 . . . . . . . . . . . . . . . . . . . . . . . .71
2.5.26 PM4 / IOC3 / SDDATA2 / SBSY / CFIOIS16 — Port M I/O Pin 4 . . . . . . . . . . . . . . .71
2.5.27 PM3 / IOC2 / SDDATA1 / SCE / CFINPACK — Port M I/O Pin 3 . . . . . . . . . . . . . . .71
2.5.28 PQ7 / SDAT7 / CFA7 / IOC7 — Port Q I/O Pins 7 . . . . . . . . . . . . . . . . . . . . . . . . . . .71
2.5.29 PQ6 / SDAT6 / CFA6 / SDCLK / IOC6 — Port Q I/O Pins 6 . . . . . . . . . . . . . . . . . . .72
2.5.30 PQ5 / SDAT5 / CFA5 / SDCMD / IOC5 — Port Q I/O Pins 5. . . . . . . . . . . . . . . . . . .72
2.5.31 PQ4 / SDAT4 / CFA4 / ATADMACK / IOC4 — Port Q I/O Pins 4 . . . . . . . . . . . . . . .72
2.5.32 PQ3 / SDAT3 / CFIORD / ATAIORD — Port Q I/O Pins 3. . . . . . . . . . . . . . . . . . . . .72
2.5.33 PQ[2:0] / SDAT[2:0] / CFA[2:0] / ATADA[2:0]— Port Q I/O Pins [2:0] . . . . . . . . . . . .72
Freescale Semiconductor
7
Share Link: 