IS61LP6432A Просмотр технического описания (PDF) - Integrated Silicon Solution
Номер в каталоге
Компоненты Описание
Список матч
IS61LP6432A Datasheet PDF : 17 Pages
| |||
IS61LP6432A
IS61LP6436A
PIN CONFIGURATION
100-Pin TQFP
DQPc
DQc1
DQc2
VDDQ
VSS
DQc3
DQc4
DQc5
DQc6
VSS
VDDQ
DQc7
DQc8
NC
VDD
NC
VSS
DQd1
DQd2
VDDQ
VSS
DQd3
DQd4
DQd5
DQd6
VSS
VDDQ
DQd7
DQd8
DQPd
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
1
80
2
79
3
78
4
77
5
76
6
75
7
74
8
73
9
72
10
71
11
70
12
69
13
68
14
67
15
66
16
65
17
64
18
63
19
62
20
61
21
60
22
59
23
58
24
57
25
56
26
55
27
54
28
53
29
52
30
51
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
DQPb
DQb8
DQb7
VDDQ
VSS
DQb6
DQb5
DQb4
DQb3
VSS
VDDQ
DQb2
DQb1
VSS
NC
VDD
ZZ
DQa8
DQa7
VDDQ
VSS
DQa6
DQa5
DQa4
DQa3
VSS
VDDQ
DQa2
DQa1
DQPa
64K x 36
ISSI ®
PIN DESCRIPTIONS
A0, A1
A2-A15
CLK
ADSP
ADSC
ADV
BW1-BW4
BWE
Synchronous Address Inputs. These
pins must tied to the two LSBs of the
address bus.
Synchronous Address Inputs
Synchronous Clock
Synchronous Processor Address
Status
Synchronous Controller Address
Status
Synchronous Burst Address Advance
Individual Byte Write Enable
Synchronous Byte Write Enable
Integrated Silicon Solution, Inc. — 1-800-379-4774
Rev. B
09/02/05
GW
Synchronous Global Write Enable
CE, CE2, CE2 Synchronous Chip Enable
OE
Output Enable
DQa-DQd
Synchronous Data Input/Output
MODE
Burst Sequence Mode Selection
VDD
+3.3V Power Supply
Vss
Ground
VDDQ
Isolated Output Buffer Supply: +3.3V/2.5V
ZZ
Snooze Enable
DQPa-DQPd Parity Data I/O
3
Share Link: 